最近在計程車上聽到一個啥電台的兒童節目，其中主持人就講古：鳳凰為何是「鳥中之王」、羽毛會五彩繽紛的典故。
簡而言之，就是其他鳥類平常都在裝死玩樂不工作，只有鳳凰儲蓄糧食，有一天發生大天災，所有鳥類都快餓死了，然後鳳凰就拯救這些災鳥，結果眾鳥們就把自己身上最漂亮的那根羽毛，紛紛插在鳳凰身上，所以就變成鳥中之王....
問題是：難道鳳凰沒有被活活插死？果然很神，難怪是「神鳥」。(￣□￣|||)
星期日, 7月 31, 2005
星期四, 7月 28, 2005
星期日, 7月 24, 2005
Power6難道是超高時脈的單核心？
在NERSC的某份文件中，透露了LCS-2的概觀，其中也提到了Power6的資料：
LCS-2 is a Power6 system with eight single-core CPUs per node, running at [proprietary information deleted] GHz ([proprietary information deleted] Gigaflop/s). It has [proprietary information deleted] nodes, for a total of [proprietary information deleted] processors, with a total of 42 TB of main memory and 1.6 petabytes (PB) of shared global disk. The system will feature 210 Tflop/s peak and 50 Tflop/s average sustained performance.
The Power6-based LCS-2 system will have an impressive memory performance of [proprietary information deleted] bytes/flop ([proprietary information deleted] GB/s per processor), allowing increased sustained performance across a broad spectrum of leading scientific applications.
The LCS-2 network will be based on [proprietary information deleted]. The aggregate bandwidth of the full bisection network achieves 31.5 TB/s, allowing for efficient execution of large-scale applications with global communication requirements.
LCS-2 will have the same basic file system and software as LCS-1, with improvements.
那些[proprietary information deleted]的部分，就依據之前的數據，請自行把「5GHz」、「20Gflops」、「3.75 bytes」和「75GB/s」填上去吧。
更重要的在後面：IBM最近一份Application Driven Supercomputing: An IBM Perspective的文件中，進一步的提到Power6的細節，分別是：
˙Total Virtualization
˙Mainframe RAS
˙Larger SMPs
˙Blade Optimized
˙4X Perf of Power5
說來也蠻感慨的，1999年IBM首度發表Power4時，那時一堆毫無sense、被x86 CPU牽著鼻子跑、滿腦子只有時脈至上論的諸多媒體，紛紛對雙核心抱持否定態度，直到去年才「大夢初醒」，反過頭來拼命鼓吹雙核心和多核心的偉大，講得高時脈是多麼活該該死的東西。如果IBM真的改弦易轍，而且事後證明IBM的觀點是正確的，我看到時候又不怕沒笑話可以看了。
LCS-2 is a Power6 system with eight single-core CPUs per node, running at [proprietary information deleted] GHz ([proprietary information deleted] Gigaflop/s). It has [proprietary information deleted] nodes, for a total of [proprietary information deleted] processors, with a total of 42 TB of main memory and 1.6 petabytes (PB) of shared global disk. The system will feature 210 Tflop/s peak and 50 Tflop/s average sustained performance.
The Power6-based LCS-2 system will have an impressive memory performance of [proprietary information deleted] bytes/flop ([proprietary information deleted] GB/s per processor), allowing increased sustained performance across a broad spectrum of leading scientific applications.
The LCS-2 network will be based on [proprietary information deleted]. The aggregate bandwidth of the full bisection network achieves 31.5 TB/s, allowing for efficient execution of large-scale applications with global communication requirements.
LCS-2 will have the same basic file system and software as LCS-1, with improvements.
那些[proprietary information deleted]的部分，就依據之前的數據，請自行把「5GHz」、「20Gflops」、「3.75 bytes」和「75GB/s」填上去吧。
更重要的在後面：IBM最近一份Application Driven Supercomputing: An IBM Perspective的文件中，進一步的提到Power6的細節，分別是：
˙Total Virtualization
˙Mainframe RAS
˙Larger SMPs
˙Blade Optimized
˙4X Perf of Power5
說來也蠻感慨的，1999年IBM首度發表Power4時，那時一堆毫無sense、被x86 CPU牽著鼻子跑、滿腦子只有時脈至上論的諸多媒體，紛紛對雙核心抱持否定態度，直到去年才「大夢初醒」，反過頭來拼命鼓吹雙核心和多核心的偉大，講得高時脈是多麼活該該死的東西。如果IBM真的改弦易轍，而且事後證明IBM的觀點是正確的，我看到時候又不怕沒笑話可以看了。
星期六, 7月 23, 2005
星期四, 7月 21, 2005
「Rockton Technology」
Intel's new instructions to Rockton round the clock: RT accelerates Java
這真的是太有趣了，搞不好就是下個月秋季IDF的超級重頭戲。
我的直覺是：這功能其實是Vanderpool的延伸，有可能就是VT-2。
這真的是太有趣了，搞不好就是下個月秋季IDF的超級重頭戲。
我的直覺是：這功能其實是Vanderpool的延伸，有可能就是VT-2。
最近可能想寫的三篇文章
對於中國、日本和台灣的時局感觸，分別想寫以下三個標題：
「北京街頭的腳踏車」
「東京街頭的流浪漢」
「台北街頭的高中生」
這半年來，一直沒有時間和動力去寫這三篇文章，搞不好永遠都寫不出來也說不定。
不過我還是會盡力而為。
「北京街頭的腳踏車」
「東京街頭的流浪漢」
「台北街頭的高中生」
這半年來，一直沒有時間和動力去寫這三篇文章，搞不好永遠都寫不出來也說不定。
不過我還是會盡力而為。
星期三, 7月 20, 2005
Itanium 1.66GHz/9MB/667MHz FSB的效能
根據Hitachi今天在SPEC網站上所登錄的BladeSymphony測試數據，SPECfp表現還蠻不錯的。
SPECfp_base2000:2801
SPECfp_rate_base2000:56.7（雙處理器）
Compiler當然是Intel Compiler 9.0。
最後，就等著看Itanium 2 9055（Montecito 1.8GHz）與Power5+在年底的正面衝突了。我覺得Intel有很大的機會超越IBM。
SPECfp_base2000:2801
SPECfp_rate_base2000:56.7（雙處理器）
Compiler當然是Intel Compiler 9.0。
最後，就等著看Itanium 2 9055（Montecito 1.8GHz）與Power5+在年底的正面衝突了。我覺得Intel有很大的機會超越IBM。
星期二, 7月 19, 2005
人總是都要有希望，才能活下去
所以本痴漢在此許下三個願望：
一、Olympus E-2採用Foveon X3，讓Isaiah投入4/3的懷抱。
二、塔麵大長輩快點去花百萬敗Leica，讓我見識見識。
三、EOS-3D快點推出，強迫20D降價，讓我有便宜可撿。
一、Olympus E-2採用Foveon X3，讓Isaiah投入4/3的懷抱。
二、塔麵大長輩快點去花百萬敗Leica，讓我見識見識。
三、EOS-3D快點推出，強迫20D降價，讓我有便宜可撿。
IBM Power6的可能規格
IBM這次的口風真的是有夠緊，到現在連個code name都不知道。不過，情報還是會自己找出路的。
消息來源
Some features of POWER6 were revealed at NERSC user group meeting (http://www.nersc.gov/about/NUG/meeting_info/Jun04/). According to page 28 of this presentation
(http://www.nersc.gov/about/NUG/meeting_info/Jun04/kramer.ppt), the specifications of POWER6 will be;
peak performance: 20 Gflops,
memory bandwidth: 3.75 bytes/flop,
hardware support for ViVA(Virtual Vector Architecture)-2.
If POWER6 will have two FPU and will perform 4 flops per cycle, the frequency will be 5GHz and the memory bandwidth will be 75 GB/s.
Previously only a few details (http://www.cs.utexas.edu/users/cart/arch/fall03/KallaSlides.pdf) were known about POWER6.
The architecture will be based on POWER4/5,
It will be fabricated with 65nm process,
It will have "ultra high frequency cores".
Now, we have known the meaning of "ultra high frequency core". IBM will move to another "netburst" architecture?
如果單顆Power6的理論值是20G Flops，可能會有下面三種假設：
˙單核心，兩組FMA，5GHz x 2 x 2 = 20G Flops
˙雙核心，兩組FMA，5GHz x 2 x 2 = 20G Flops
˙雙核心，四組FMA，2.5GHz x 2 x 2 x 2 = 20G Flops，不過時脈只有2.5GHz的話，也不是什麼「Ultra High Frequency」了。
當然，也許還有更誇張的可能：20G Flops其實只是單核心的效能，那這樣Montecito大概真的就被打趴到永世不得翻身這樣。
不過，姑且不論這些可能性，每個flop可以分到3.75 bytes的記憶體頻寬，已經堪稱是超級電腦的等級（就「一般的標準」而言，大概是每個flop分到4 bytes），很好奇IBM到底在想什麼，他們都已經有BlueGene了。
5GHz加上75GB/s的理論記憶體頻寬，會產生何種結果？真是令人期待。
消息來源
Some features of POWER6 were revealed at NERSC user group meeting (http://www.nersc.gov/about/NUG/meeting_info/Jun04/). According to page 28 of this presentation
(http://www.nersc.gov/about/NUG/meeting_info/Jun04/kramer.ppt), the specifications of POWER6 will be;
peak performance: 20 Gflops,
memory bandwidth: 3.75 bytes/flop,
hardware support for ViVA(Virtual Vector Architecture)-2.
If POWER6 will have two FPU and will perform 4 flops per cycle, the frequency will be 5GHz and the memory bandwidth will be 75 GB/s.
Previously only a few details (http://www.cs.utexas.edu/users/cart/arch/fall03/KallaSlides.pdf) were known about POWER6.
The architecture will be based on POWER4/5,
It will be fabricated with 65nm process,
It will have "ultra high frequency cores".
Now, we have known the meaning of "ultra high frequency core". IBM will move to another "netburst" architecture?
如果單顆Power6的理論值是20G Flops，可能會有下面三種假設：
˙單核心，兩組FMA，5GHz x 2 x 2 = 20G Flops
˙雙核心，兩組FMA，5GHz x 2 x 2 = 20G Flops
˙雙核心，四組FMA，2.5GHz x 2 x 2 x 2 = 20G Flops，不過時脈只有2.5GHz的話，也不是什麼「Ultra High Frequency」了。
當然，也許還有更誇張的可能：20G Flops其實只是單核心的效能，那這樣Montecito大概真的就被打趴到永世不得翻身這樣。
不過，姑且不論這些可能性，每個flop可以分到3.75 bytes的記憶體頻寬，已經堪稱是超級電腦的等級（就「一般的標準」而言，大概是每個flop分到4 bytes），很好奇IBM到底在想什麼，他們都已經有BlueGene了。
5GHz加上75GB/s的理論記憶體頻寬，會產生何種結果？真是令人期待。
星期一, 7月 18, 2005
星期五, 7月 15, 2005
[網友投稿]巴哈姆特經常出現的嘴砲結局
如果有白爛被打爆了，他會怎樣？很簡單，都會啟動自爆模式。
所以結果往往就是：「我被釘爆了，前言不對後語，無法自圓其說，連鄉民們都不雞歪我，只好避談正題，使出潑婦罵街攻勢，準備鼠竄...」
簡單四個字：「色厲內荏」。不過說穿了，這種人只是在自己毀滅形象而已，咎由自取，怨不得人。
所以結果往往就是：「我被釘爆了，前言不對後語，無法自圓其說，連鄉民們都不雞歪我，只好避談正題，使出潑婦罵街攻勢，準備鼠竄...」
簡單四個字：「色厲內荏」。不過說穿了，這種人只是在自己毀滅形象而已，咎由自取，怨不得人。
星期四, 7月 14, 2005
星期三, 7月 13, 2005
[網友投稿]歌功頌德了五年的後遺症
又有人投稿了，喵的，我最近工作很忙耶！
「跟著起鬨的盒眾才是最奇怪的，明明微軟屢次強調 Xbox 360 是要邁進 HD Era，沒有 HDTV 又如何能邁進 HD Era? 結果邁入得更徹底、連光碟媒體也升級的 PS3 卻變成一無是處?
另外，xxxx 又出來了，大概是以為大家已經淡忘他三世轉生的身分，所以從洞裡鑽出來繼續興風作浪。
這次的設計真的是不知道該怎麼說，XB360 投靠 eDRAM，PS3 卻捨棄 eDRAM，光是這點就精神錯亂了(以前盒眾猛鞭其他兩台 eDRAM 容量小用處少，現在呢?)，其他搞不清楚狀況的那就更不用說了。
像是 PS3 用藍牙支援 7 組無線控制器 = 浪費、無用，問題是 7個週邊的支援能力本就是藍牙的規格，如果連這個也要鞭，那 USB 支援 127 個週邊的能力豈不是得用 18 倍的力量去鞭了? 而且 XB 360 事實上是可以同時支援 4 組無線控制器 + 4 組無線耳麥 = 8 組無線裝置的，又一個搞不清楚狀況精神錯亂的。
還有就是網路，之前吹噓 XB 網路多好多強，吹噓 XB360 支援無線網路，結果 PS3 一出來，3 個 Gigabit LAN，內建的 WLAN，比起 1 個 100Mb(?) LAN，選購 WLAN 的 XB360 一下強了好幾倍，就不坑聲了，只好改口轉戰 XB Live 的支援。
硬碟也是，本來 XB360 最早規劃為選購時，一堆人還不是把這規劃說得多麼美好，反正只要搭售 XB Live 帳號就能順利推廣啦之類的，結果一變成準配就開始狂鞭可能採選配的 PS3...orz
HDTV 的支援最可笑，這不是盒眾洋洋得意的微軟恩賜嗎? 怎麼今天 PS3 支援 HDMI & 1080p 就變成奢侈無用了? 那當年 XB 支援 EDTV 甚至是 HDTV 以及 5.1ch DD 不就更是奢侈無用了? (以這點來說 xxxxxx 的立場倒是蠻一致的，AV 至上派)
BD 也一樣，當年 XB 號稱全遊戲對應 D9(後來其實大都搞成 D5)當時 PS2 的遊戲還都只用 CD & D5，外界也不清楚遊戲是否可以用 D9，不就是擺明了要比 PS2 遊戲光碟的容量更大嗎? 今天 PS3 用了個微軟沒能力用的 BD，一堆盒眾立刻變成大容量無用論者 XD
其實總結就是我家有的就是為了玩家考量的美好設計，我家沒有的就是無用浪費兼商業陰謀的產物，而且以前種種譬如昨日死，完全不怕自打嘴巴，這點真令人自嘆不如...或該說慶幸不如? XD」
G70 Ultra仍是110nm
Nvidia's G70 Ultra is still a 110 nanometre chip: Nvidia moving slowly to 90 nm
看來nVidia對TSMC 90nm還蠻保守的。當然，現在還不知道G80到底是不是採用IBM Fishkill的90nm製程。
看來nVidia對TSMC 90nm還蠻保守的。當然，現在還不知道G80到底是不是採用IBM Fishkill的90nm製程。
星期二, 7月 12, 2005
星期五, 7月 08, 2005
Rambus XDR2的Micro-Threaded Core蠻有趣的
XDR2 Micro-Threaded Core
Micro-threaded Row and Column Operations in a DRAM Core
"Micro-threading works by partitioning a traditional 8-bank CMOS DRAM core into 16 independently addressable banks. In today's memory devices, a single column access uses resources on both halves of the DRAM. An XDR2 DRAM device, however, accesses only small portions of data per column access, allowing finer access granularity and increased effective bandwidth."
"This granularity problem may be addressed with the architectural technique of “micro-threading”. This technique permits several small accesses to take the place of a single large access. This requires some modification to the interface of the DRAM, but does not add significant cost for many DRAM cores. In many cores multiple independent row decode circuits and multiple independent column decode circuits are already present."
不知道這樣會增加多少成本.... 很久沒去研究記憶體架構了。
Micro-threaded Row and Column Operations in a DRAM Core
"Micro-threading works by partitioning a traditional 8-bank CMOS DRAM core into 16 independently addressable banks. In today's memory devices, a single column access uses resources on both halves of the DRAM. An XDR2 DRAM device, however, accesses only small portions of data per column access, allowing finer access granularity and increased effective bandwidth."
"This granularity problem may be addressed with the architectural technique of “micro-threading”. This technique permits several small accesses to take the place of a single large access. This requires some modification to the interface of the DRAM, but does not add significant cost for many DRAM cores. In many cores multiple independent row decode circuits and multiple independent column decode circuits are already present."
不知道這樣會增加多少成本.... 很久沒去研究記憶體架構了。
星期四, 7月 07, 2005
星期二, 7月 05, 2005
正式進入砲管的時代：今日入手EF 70-200mm/f4L
包含B+W的UV，總計22300。這也是我第一隻Canon的L鏡。
Canon 300D/200mm/ISO100/2.5秒快門
Canon 300D/70mm/ISO100/1.8秒快門
Canon 300D/70mm/ISO100/1秒快門
星期一, 7月 04, 2005
星期六, 7月 02, 2005
[網友投稿]什麼叫做「莫須有」？
關於巴哈的萬年話題「PS2飛彈論」，有一位網友對此表達了看法：
『美政府指控Sun违反出口管制条例還好我不是台青椒畢業的。XD
中国超级计算机挤进世界最快电脑行列
真不知道他到底有沒有摸過學校的大型主機、伺服器和工作站？若摸過的話，就知道其使用說明，都會有相當複雜且詳盡的使用條款，明白清楚的標明不對「另類使用方式」負起任何的責任。事實上，只要是可能牽扯到爭議性用途的高科技產品，或多或少都會事先講明非法用途的責任歸屬方式。
所以，就此看來，高科技被限制使用用途可不只Sony一家，要嚴格說起來的話，所有的廠商都如此。那麼，只針對Sony一家，並認定其新聞為「商業推廣性質」，可說其心態與秦檜當年認定岳飛的莫須有罪名，是一模一樣的。
另外一點，就算這種人是臺清交出品又如何？講難聽一點的，這些學校應該要為教出這種學生為恥。』
訂閱：
意見 (Atom)