奉瓦斯濱(前橫濱)之命,「你下次寫搞,喔不,寫稿時可以把這兩句話加上去...」:
讓男人不會山窮,讓女人不會水盡。
這就是本網誌對2008年的期望。(逃)
行文至此,出門和損友們一起邊豪洨邊跨年去也~see you next year~
"It's not about perfect. It's about effort. And when you implement that effort into your life… every single day, that's where transformation happens. That's how change occurs. Keep going, remember why you started."
奉瓦斯濱(前橫濱)之命,「你下次寫搞,喔不,寫稿時可以把這兩句話加上去...」:
讓男人不會山窮,讓女人不會水盡。
這就是本網誌對2008年的期望。(逃)
行文至此,出門和損友們一起邊豪洨邊跨年去也~see you next year~
ISSCC2008的Advance program已經公佈好一段時日,大概是我最近太懶惰了,遲遲沒有更新blog。
Intel將在ISSCC 2008發表的兩篇論文,正式披露65nm製程四核心Itanium "Tukwila"的大略規格。
4.6 A 65nm 2-Billion-Transistor Quad-Core Itanium® Processor
4:15 PM
B. Stackhouse
Intel, Fort Collins, CO
An Itanium® processor is implemented in 8M 65nm CMOS and measures 21.5×32.5mm2. The processor has four dual-threaded cores, a system interface and 30MB of cache. Quickpath high-speed links enable peak processor-to-processor bandwidth of 96GB/s and peak memory bandwidth of 34GB/s.
4.7 Circuit Design for Voltage Scaling and SER Immunity on a Quad-CoreItanium® Processor
4:45 PM
D. Krueger(1), E. Francom(1), J. Langsdorf(2)
(1)Intel, Fort Collins, CO
(2)Intel, Hudson, MA
A 700mm2 65nm Itanium® processor triples the logic circuitry of its predecessor. Voltage-frequency scaling to contain power consumption is improved by circuit changes that enable lower voltage operation. Furthermore, per-socket error rate is held constant with the use of SER-hardened latches and register files that reduce SER by 80 to 100× over unprotected structures.
可以確定幾件事情:
一、我錯了,Tukwila的die size竟然是我原先預估的兩倍,邏輯電路高達Montecito/Montvale的三倍,天啊。果然4 channel FB-DIMM Gen2 memory controller與4 full width/2 half width QPI外加directory cache會吃掉不少電路和die area...我也開始好奇Nehalem-EX (Beckton)會變成何等龐然大物。
二、QPI設計之初就保留了整合directory cache coherence protocol的彈性,這我倒是有點後知後覺。30MB扣掉24MB L2剩下的6MB,大概幾乎都是directory cache(和redundancy SRAM),假如L1沒有變大的話。
三、回過頭來,一顆如此巨大的怪物,TDP卻只有170W?我只能說,Intel的製程能力實在太強了。
最後,標題「終わりの始まり」取自ひぐらしのなく頃に解第十六話,算是有感而發。現在還說不太上來我真正的感受。不過,看著也即將在ISSCC 2008同時發表的Silverthorne,也許Intel追求的"Full Dominance",早已伸手可及,為時不遠矣。
前天晚上沒事幹,跑去很久沒光顧(大約兩週?)的Larriere-cour晃晃,聽說是老闆Steven突發奇想,弄出個「蘇格蘭跑一圈」,從蘇格蘭東南一路到西南方,依序總計九種不同產地的威士忌,總價新台幣600整,含一成服務費660。
結果咧,當天身體狀況本來就不太好,這樣「跑一圈」後,回家就壯烈成仁,加上吃壞肚子引起的腹瀉和全身發冷,整個週末就這樣全滅了,嗚呼哀哉~
真不愧是Asuma,果然我十年前真的沒有看走眼。XD用計算機系統的眼光來看:
美國是NUMA multiprocessor
歐洲是cluster computing
至於中國是5%的人集中成一顆巨大的超級CPU
其他95%的人在幫那顆怪物CPU散熱為什麼中國會用那麼沒效率的架構呢?
因為legacy system不支援分散式計算
想重寫系統架構的人都被"數典忘祖"四個字打死
所以這個當初用來驅動10位數液晶小計算機的系統核心就這樣一路改來始終如一遺憾的是,他們的課本還在洗腦新一代的工程師
當初那個10位數液晶小計算機有多棒
大半年一話一話看下來,走完最終話,還是難掩內心的激動,止不住臉上的淚水,這絕對是2007年日本新番動畫中數一數二的頂級強作,說可在日本動畫史上佔有一席之地的「名作」,絕非過譽,當之無愧。
也非常敬佩兩位主役聲優折笠富美子和桑島法子的精彩演出,特別是後者,近來展現的功力和十一年前機動戰艦Nadesico的御統百合香時,簡直不可同日而語。
最後,用優子對デンスケ的道別,代表我對這部作品的最高敬意:
懶得在Intel網站填寫資料的人,可以直接從這裡下載。
Intel C++ Compiler for Windows:
Intel C++ Compiler 10.1.011 for IA-32/Intel64
Intel C++ Compiler 10.1.011 for IA-32
Intel C++ Compiler 10.1.011 for Intel64
Intel C++ Compiler 10.1.011 for IA64
Intel Visual Fortran Compiler for Windows:Intel Visual Fortran Compiler 10.1.011 for IA-32/Intel64
Intel Visual Fortran Compiler 10.1.011 for IA-32
Intel Visual Fortran Compiler 10.1.011 for Intel64
Intel Visual Fortran Compiler 10.1.011 for IA-64
Microsoft Windows Platform SDK:
Windows Server 2003 R2 Platform SDK Web Install
Windows Server 2003 R2 Platform SDK Full Download
Windows Server 2003 R2 Platform SDK ISO Download
備份一下,因為正在讓封印已久SPEC CPU 2000大復活,好像有超過一年沒跑了說....
問:什麼是CSI?
答:CSI全名是「Common System Interface」,是Intel研擬已久、用來取代系統前端匯流排(FSB)的全新系統連結架構。不過,Intel有鑑於「整體系統架構的效率有賴於所有的環節,包含記憶體控制器」等行銷策略考量,所以不再使用CSI一詞,正名為「QuickPath」,而修改如下:
整體系統架構→Intel QuickPath architecture
CSI→Intel QuickPath interconnect
記憶體控制器→Intel QuickPath memory controller
相關技術的汎用稱呼→Intel QuickPath technology
當然,相信CSI這行之有年的名詞,還會存活很長的一段時間,而QuickPath「染指」的領域,也會越來越多。
問:那CSI技術有哪些重要特色?
答:CSI基本上是一個序列化(Serial)的高速差動式(Differential)傳輸點對點連結,傳輸端(TX)與接收端(RX)各自20位元寬(邏輯上包含16位元資料傳輸、2位元標定通訊協定,與CRC偵錯的2位元)。此外,一對CSI連結除了20×2×2 = 80條資料線外,兩個傳輸方向各自需兩條前饋時脈控制線,所以總計84條。基本上,Intel在設計CSI時,花了不少功夫考量到佈線的成本與便利性。
CSI的最高資料傳輸時脈為4.8或6.4GHz,實際運作時脈只有其一半,這樣的一對連結大約可提供24至32GB/s的理論頻寬,遠勝過老舊的FSB。
問:[大哉問]Intel的CSI和AMD採用的HyperTransport有什麼不同?
答:(省略幾萬字)CSI完全是從連結多處理器的角度思考,所以其通訊協定直接整合原生的快取資料一致性(Cache Coherence)、記憶體預先擷取機制及虛擬通道等技術,但屬於業界公開標準的HyperTransport則是I/O需求導向,所以AMD才自行擴充其規格,推出ccHT(cc就是Cache Coherence的意思)。
最明顯的例子是,Intel仍以PCI Express當I/O主力,而AMD K8平台卻能讓採用HyperTransport外接介面HTX的板卡直接連接處理器,降低傳輸延遲。
這兩者之間彼此有好有壞,CSI適用多處理器環境,應享有效能優勢,而HyperTransport則讓AMD的平台擴充彈性享有其他第三協力廠商的支援。至於快取資料一致性的部份,Intel CSI的MESIF與AMD ccHT的MOESI,雙方也是各有勝負,實際的表現,就讓時間來證明。
問:作者如此語焉不詳,哪裡可以看到最完整的資料?
答:目前Real World Technology的David Kanter博士有一篇非常好的文章徹底分析CSI的架構,網址如下:
http://www.realworldtech.com/page.cfm?ArticleID=RWT082807020032
該講的,這篇都講了,強烈建議有興趣的讀者讀完這篇文章,或著去Intel的IDF網站「探險」,相信一定會有很好的收穫。
Microsoft Fires CIO Stuart Scott
Microsoft would not share details beyond saying that Scott was let go after an investigation for violation of company policies.
嗯,這兩三天被「關切」的很厲害。沒辦法,因為當初異想天開,想要東施效顰全防187期「ATFski-俄羅斯的折翼戰機 I-1.44/3-37」的論述結構(這篇則是模仿全防某期FLAK介紹美國極光極音速偵察機的方式),結果還真的造成難以像像的麻煩,寫起來綁手綁腳。
下面的內容不見得會沿用在十二月出刊的電腦王,所以姑且就貼出來 吧。
「P6計畫有幸於整個設計團隊在這之前,都毫無設計任何x86處理器或在Intel工作的經驗。(The P6 project was blessed with a team whose members either had never worked on Intel’s x86 chips or had never worked at Intel.)」P6處理器總架構設計師Robert Colwell在回憶錄「The Pentium Chronicles」第一章序言的結尾,表示P6的設計並不陷入英特爾既有的思考巢臼,自縛手腳,經驗固然重要,但資源與包袱往往是一體的兩面,當你面對的是全新的環境與挑戰,放下固有的思維與遺產,反而會有意想不到的收穫。
繼上期廢話連篇…呃,要言不煩、洨以大液…不對,長篇大論的解釋Pentium Pro的誕生背景、市場考量,與一個成功處理器微架構應具備的條件,本期就進入正題:相較於1990年代初期的競爭對手,P6的設計究竟有何過人之處,可以讓Intel維持長達數年的市場優勢?
相同製程的兩倍P5效能:回顧P6的原始計畫需求
在P6專案啟動之初,Intel高層就設定了頗具野心的目標:使用相同製程技術時,P6的效能可以達到P5的兩倍。換言之,如不採取截然不同的設計路線,難以實現這在當時簡直豪洨到讓人精盡人亡的遠大理想。更何況,那時候也沒人知道P5究竟還有多少發展潛力與潛在瓶頸。
回顧P6的原始計畫需求,Intel對P6的期望是三個S:「超管線(Superpipeline)」、「超純量(Superscalar)」與「延展性(Scalability)」。
首先,階段更多、深度更深的「超管線(Superpipeline)」,可提高運作時脈與未來的成長空間,這個能力除了產品推出之際就能取得效能優勢外,也可以強化未經最佳化應用程式的表現,擴大應用範圍。
在長期市場競爭中,這種能力更能徹底改變處理器廠商的勢力版圖和研發進程:高效能x86處理器的開發時間動輒三四年(Pentium Pro是「四百壯士」奮鬥四年半的血淚結晶),投入經費動輒上億美元,假若產品壽命僅一兩年,不但需迅速進行新產品的開發,難以採取前瞻性的設計與電路製程最佳化,而且先前產品的投資是來不及回收的,最後就會陷入惡性循環,持續以卵擊石,逐步消耗殆盡。
我們回頭檢視從1995年Pentium Pro誕生到2000年Pentium 4問世的六年間,Intel的諸多競爭對手,AMD陸續推出K5/K6/K7,Cyrix發表M1/M2/III(得加上被腰斬的M3「Jalapeno」),IDT/Centaur更在三年內就催生C6/C2/C5,外加「插花」的Rise mP6與Transmeta Crusoe,除了AMD K7曾率先出衝破1GHz大觀、短暫威脅Intel外,沒半個具備挑戰P6的本錢,但P6的勢力版圖早已迅速擴展到各個領域,無人能擋。
其次,「超純量(Superscalar)」則是在無須重新編譯程式碼的前提上,單一時脈週期內至少擷取、解碼、執行、寫回超過一個指令的能力,處理器需具備複數的指令解碼器(擁有Trace Cache的NetBurst是極罕見的例外)與執行單元。即使處理器設計傾向於透過拉高時脈來支撐效能,但礙於記憶體系統的瓶頸與應用程式的特性,真正的實際效能表現與時脈成長幅度相去甚遠,難以避免加寬指令執行寬度。在Pentium Pro之前,Pentium已是x86世界第一個採用超純量架構的處理器,只是有著執行單元使用率不彰的問題。
值得注意的是,超管線結合超純量後,為了更加有效利用龐大的內部執行單元,降低暫存器相依的影響,就衍生出非循序指令執行能力(OOOE,Out-Of-Order Execution)的需求。講的更遠一點,OOOE整合動態分支預測,指令預測執行能力(Speculative Execution)就呼之欲出了。
不過,越複雜、寬度越寬的超純量設計往往越不利於高時脈,兩者之間需取得平衡點,近期IBM Power6就是最好的例證:時脈4.7GHz的Power6,相較於時脈僅有一半的Power5 2.4GHz,其效能領先幅度只有40%,因為IBM為了提高時脈,大幅簡化非循序執行核心到幾乎「殘廢」的地步。在後面,我們將看到Intel在這部份的取捨與折衷。
至於「延展性(Scalability)」著眼在原生支援多處理器環境,尤其是不需要特殊的系統連接晶片組(Glue Logic),就可構建多處理器伺服器及工作站的擴充能力,這在當時,都是高階RISC處理器與CISC大型主機的專利。
值得注意的是,對那時候的Intel而言,IBM/Sun/SGI/HP等Unix廠商的多處理器系統架構實在太花錢,對進攻該市場仍成敗未卜的P6來說,成本控制也會有不好的影響,因此依然以簡單的FSB(Front-side Bus,前端系統匯流排,相對於連接L2快取的Back-side Bus)為基礎,在強化快取資料一致性協定(Cache Coherence Protocol)與新增分割交易傳輸(Split-Transaction)之外,作最小限度的考慮。
事後證明,P6多處理器系統的低成本與低價格,讓x86在短短的數年內,就幾乎吃光四處理器以下的伺服器/工作站市場。反過來說,FSB多處理器架構因太過成功,反而變成日後Intel的包袱,與平白送給AMD的機會,而這又是另一個完全不同的故事了。(以下省略一萬字)
大前天上班時間MSN收到某李爽傳來的2008年曆,赫然發現一個驚人的事實:
原來2/2 2/3是週末....
所以日本行就「自動延長」兩天了,追加箱根行程。
時間:2/2至2/10,九天八夜。
預設hotel:東京巨蛋飯店。(水道橋)
2/2 出發,傍晚閒晃上野、秋葉原,晚上水球東京大食團。(預定台灣四人、日本兩人、香港一人)
2/3 早上出發至淺草橋,搭車至日光,在雪地中艱苦健行,泡露天溫泉泡到全身軟掉。
2/4 日光一日遊,傍晚回東京,視當時體力而定,可能會跑台場某間五月去過、可看著彩虹大橋夜景的居酒屋。
2/5 東京一日遊:明治神宮、吉卜力美術館、築地、銀座。
2/6 橫濱一日遊:麒麟橫濱啤酒村、新橫濱拉麵博物館、鐮倉、江之島、港區夜景,最後到新宿的Royal Host舉辦年夜飯。
2/7 出發去箱根,泡溫泉泡到全身軟掉。(計畫中)
2/8 箱根一日遊,傍晚回東京,晚上未定。(計畫中)
2/9 自由行,各自亂跑。(我可能凹某人開車載我去富士山晃一圈,或著跑琦玉縣拜訪鬍子大叔)
2/10 早上各自亂跑,下午約3:00回飯店搭bus去成田機場,回家。
2/11 沈澱心情,迎接工作。
やはり日本で国防するとなると、どうしてもガンダムが必要になるわけです。
その辺の空気を充分読んでいる防衛省は、現在ガンダムを作ってるらしいとのこと。
上の資料は、11月7日から2日間にわたって防衛省技術研究本部が行う「平成19年度研究発表会~防衛技術シンポジウム2007~」に実際に載っていたものです。確かに「ガンダムの実現に向けて」と書いてあります。
「ガンダムの実現に向けて」の後ろに(先進個人装備システム)とありますねえ。巨大ロボというよりも、むしろボトムズ、モスピーダ、メガゾーン23、スパイダーマン2のオクタビアスのようなパワードスーツ系なのでしょうか?
パワードスーツなら、既に医療分野やアカデミックな研究で実現されつつありますものね。いろいろと楽しみな世の中になってきました。
成員:水球、春日、toki(首次出國)、toki 某國防役剛退伍的友人。
時間:2/4至2/10,七天六夜。
預設hotel:東京巨蛋飯店。(水道橋)
2/4 出發,傍晚閒晃上野、秋葉原,晚上水球東京大食團。(預定台灣四人、日本兩人、香港一人)
2/5 早上出發至淺草橋,搭車至日光,在雪地中艱苦健行,泡露天溫泉泡到全身軟掉。
2/6 日光一日遊,傍晚回東京,晚上除夕夜年夜飯。(視當時體力而定,可能會跑台場某間五月去過、可看著彩虹大橋夜景的居酒屋)
2/7 東京一日遊:明治神宮、吉卜力美術館、築地、銀座。
2/8 橫濱一日遊:麒麟橫濱啤酒村、新橫濱拉麵博物館、鐮倉、江之島、港區夜景,最後到新宿的Royal Host大食。
2/9 自由行,各自亂跑。(我可能凹某人開車載我去富士山晃一圈,或著跑琦玉縣拜訪鬍子大叔)
2/10 早上各自亂跑,下午約3:00回飯店搭bus去成田機場,回家。
2/11 沈澱心情,迎接工作。
前天晚上因新竹研討會的關係,九點半才下班,就「順勢」跑到安和路那家常去的Larriere-cour晃晃,結果竟然喝到山崎十五年原酒,那瓶還是為我第一個開封的,哈哈!
昨天也跑去喝,嗯,那瓶大概有超過一半都被我喝掉了吧?我本來就很喜歡山崎,更愛這瓶強烈渾厚的口感。
聽說全台只有六十瓶,如果以後喝不到這麼對我口味的威士忌該怎麼辦呀?明年二月去日本找一找好了。
今天忙了一天,下班後,坐在回家的公車上,沒事幹就打電話騷擾人在新竹加班閒居不善的瓦斯濱(前橫濱)。聊一聊,就赫然發現以下諸多驚人的事實!
Intel的Nehalem內建「三通道」DDR3記憶體控制器
AMD要推出三核心的CPU
Intel明年的Penryn世代Xeon MP「Dunnington」是六核心
nVidia的MCP72晶片組支援Triple SLI
ATI的RD790對應Triple CrossFire
簡而言之,都是三的倍數啊!XD
所以瓦斯濱就得到了一個偉大的結論:
2008年是個人電腦產業的「夏亞年」。
嗯,如果這些產品都能塗成紅色的話,就能提高三倍的速度喔!
昨天晚上吃飯時,和大濕談到這個問題,姑且把我過去寫過的東西放在一邊,他的觀點倒是蠻一針見血的:
今天Intel的思維就是「老子就是市場的領導者」,寧願發揮自己的影響力去逼迫其他人跟進。更何況,Intel並不希望3D繪圖的基礎架構詮釋權長期被微軟等軟體廠商把持。從當初Intel蠻幹IA-64一路到今天的Larrabee,思考邏輯一點都沒有改變。
不過,我還是一句話:Intel如果不改變純粹製程導向的習慣,繼續那套眼光只限於兩代製程/四年週期的「奇謀而短」戰略模式,在這個先進製程停滯不前、軟體成本節節高升的時代,盲目硬衝胡搞瞎搞只會讓自己更加鼻青臉腫罷了。
靠,這篇post竟然可以扯出一堆標籤....orz
某某東西的die size....粗略估算一下。
1. Penryn 3M是9.4mm x 8.68mm = 81.592mm^2
2. Intel 45nm process的1MB SRAM是6mm^2
所以說....
(81.592 x 3 = 244.776) + (16 x 6 = 96) = 340.776
再加上L3 controller與redundancy SRAM,實際面積恐怕和Tulsa的435mm^2相去不遠,頂多略小一點。
電晶體嘛....
1. Penryn 3M差不多是410M - 186M = 224M
2. 16MB L3+controller大略是1328M - (121M x 2) = 1086M
結果就是(224M x 3) + 1086M = 1758M。
真巧,剛好和Montecito/Montvale扯平....
咦?我在講什麼?這東西捅到AMD了?XD
看得懂,算你厲害。
不過....根據現有的資料,我還是覺得Nehalem應該沒有dedicated L2 cache,而是quad core共享8MB L2。
後藤大叔先前猜測Nehalem會導入PARROT,我自己認為機會也不高。更何況,說到core面積為了SMT而爆增,過去已經有IBM Power4→Power5的案例了,Merom的情況,實在不見得適用NetBurst....
Update (10/9): Intel的Glenn J. Hinton在IDF有透露Nehalem擁有三層cache,這樣的話,也許真的就是32kB/32kB L1 x 4、1MB L2 x 2、6MB L3 x 1的結構了。有空我再談談這個問題。以下是電腦王的Tim之前在審稿時,給我的意見:
本篇是直接點名Intel特定處理器架構的設計優劣,很多評價如果沒有對照到同時期或前一代產品的實際規格數據甚至效能分數,一來比較難站得住腳,再來只是一句評語,不容易讓讀者有具體概念或增長知識。
所以....這張1994年的表,就要派上用場了。
週三晚上身體不適,早上很晚才起床,被迫坐計程車趕場,花了160塊,下班檢視打卡紀錄,遲到「一分鐘」。
記取教訓,週五早上就刻意比較早出門,沒想到該死的新店客運又給我玩「久久一次,一次多多」的發車遊戲(過去就蠻納悶他們發車是怎麼規劃的),等了很久才等到車,下車後簡直是跑百米帶殺聲的衝進公司,結果咧,週五下班檢視打卡紀錄,又遲到「一分鐘」。
兩個「一分鐘」,代價是兩次15分鐘的事假。幹!
嗯,打字的時候,順便MSN問了一下人正在舊金山的笠原那邊幾點鐘。喔,早上六點?那....距離第一天開幕keynote也只剩下兩小時了。
Intel Developer Forum Session Catalog
上週(?)我就跟CNET Taiwan的曠大姐講了:
請忘記四月北京那內容糟不可言、眾人幹聲連連的「偽」IDF吧!2007年IT產業界的板塊移動,今天才開始。
靠,結果我人竟然還在台灣,啊~~~~哪天才能有機會代表公司去IDF呀?
剛剛有一位網友留言:
我不覺得大陸對台灣敵對,威嚇只是手段之一,我看過網路上一個說法,我是認同的,那人說:大陸除了沒跪下來求台灣不要獨立之外,大概所有方式都做了。
另外,國際確實無正義,一切講實力,講理只是表面話而已,沒有以實力講的道理統統不算,管你多會講理,都是空談。
我個人的感想是:
幹,那就跪下來求台灣不要「獨立」吧!順便宣佈放棄武力解決台灣問題,支持台灣以中華民國名義加入聯合國。反正昔日東西德和今日南北韓都有聯合國席位,也沒阻止他們統一或談判,假若台灣人民都是血濃於水心向祖國的炎黃子孫,中國又民主富裕繁榮強大人人平等全民均富,何懼之有?
如果做不到,只把「實力」和「拳頭」掛在嘴邊,那就只是對另一個同文同種鄰國的侵略行為,因為兩邊都是相互獨立、互不隸屬的「國家」。
蔣幹打電話曹操
蔣幹:「操你嗎?我幹。」
曹操:「我操,你誰啊?」
蔣幹:「我幹啊!」
曹操:「我操,你到底是誰啊?」
蔣幹:「我幹啊,你操吧。」
曹操:「他媽的,你到底是誰啊,我操!」
蔣幹:「我幹,我幹啊!」
曹操:「我操!」
此時蔣幹的媽媽接過電話:「我幹他媽啊,你操吧?操你媽呢?」
版大是建議民進黨要玩零和遊戲就要玩大的,別玩這種小家子氣的文字遊戲嗎?克勞塞維茲的理論用在您身上驗證倒是頗正確我不知道是我表達能力不足,還是這位留言網友的國文閱讀能力不夠,我整篇文章就只有一個重點:今天兩岸問題的僵局,只在於台灣願不願意與中國統一,因為中華民國在台灣本來就是一個主權獨立的國家,對中國而言,他才不管你叫什麼阿里不達的國號,只要反對一國兩制、拒絕統一,就是「台獨」。很不幸的,無論是今天不分政治立場,台灣卻一堆人搞不清楚狀況,為了一個根本沒有定義的「台獨」大玩文字遊戲。
SPEC CPU 20064P/8C Xeon "Tulsa" 3.40 GHz
specint_rate: 77.2/83.1
specfp_rate: 58.5/60.2
4P/8C Opteron 8224SE 3.2 GHz
specint_rate: 105/114
specfp_rate: 96.7/98.5
Vanderpool等虛擬化技術額外定義全新的VMX-root與VMX-non-root特權模式,分別用來執行虛擬機器與用戶端作業系統,擺脫x86既有的限制。
Intel從2007年推出的新一代桌上型晶片組「Bearlake」開始支援VT-d,北橋記憶體控制器內建硬體功能單元,紀錄各週邊裝置使用的記憶體位址與中斷向量,以便於實作I/O虛擬化。
AMD的Pacifica虛擬化技術提供標籤式TLB,每個進入點具有登記對應作業系統的欄位,避免切換作業系統就需完全更新TLB資料,加快切換速度與執行效能。
讓多個作業系統共用一塊記憶體,勢必得避免相互「侵犯」不應該使用的記憶體位址。AMD的DEV技術讓記憶體控制器紀錄每個作業系統所使用的分頁表,除了可改善效能,更可提昇安全性。
AMD的Nested Paging提供第二層硬體分頁表,紀錄每個虛擬機器的實際記憶體位址,可避免軟體模擬的「影子」分頁表造成的效能浪費。
Intel新一代GbE晶片內建VMDq技術,透過多組獨立對應不同虛擬機器的封包緩衝區,根除模擬軟體交換器的額外處理器利用率。
有時候,看到一堆人把這兩個字掛在嘴邊,卻連自己到底嘴巴上的「台獨」是什麼,都沒搞清楚過。結果動輒看到「台灣要獨立才有前途」、「台獨會讓台灣變成焦土」、「台灣要獨立才能加入聯合國」、「美日都不支持台獨」、「台灣不獨立,沒人會承認」、「我們要反台獨,人家才會認同中華民國」、「台灣中國,一邊一國」、「台獨乃數典忘祖」、「台灣人不同於中國人」、「我是中國人,我不喜歡台獨」、「維持現狀就是台獨」、「堅決反對台獨改變台海現況」之類的屁話,寫的人講的很爽,罵的人幹得很兇,統統都在雞同鴨講。
根據不同國家的利益與立場,他們眼中的「台獨」都是不一樣的。
先將「大國眼中希望看到的未來」放在一邊,對美國日本歐盟這些旁觀者來說,他們只在乎台海和東亞的和平穩定,與台灣的主權獨立,講的簡單一點,就是「維持現狀」,所以一方面反對任何一邊做出有損既有國際權力結構的舉動,「理論上」,台海兩岸政府什麼都不做,最符合他們的利益。
所以說,當有人看到「美日不支持台獨」,就豪洨「美日基於維護中國主權完整,所以希望兩岸統一,台灣接受一國兩制」,把這種人當做智障就對了。還好這類人不太多,雖然仍然有某票被大中華帝國主義洗腦的炎黃子孫對此深信不疑啦(某個在我愛北京天安門時,被解放軍掃射學生的子彈打壞腦子的徐姓「文史工作者」,堪稱代表中的代表)。
很遺憾的,自從經濟發展的地位水漲船高,國際社會的權力版圖從來就不是靜態的,特別當中國以一種脫離常軌的方式成為經濟霸權後,美國日本卻習慣性的延續冷戰時期的僵化思維去制定其台海政策。後世戰略學者絕對不會放過這十多年來的「錯誤範例」。
我記得大概十年前,曾經在BBS有感而發的寫下一段話:其他國家對於中國強力主張「一個中國政策」的期望很單純,他們只希望「台灣願意承認一個中國,可以換來中國放棄武力解決台灣問題的承諾」。
當然事後證明,這種期待從來就不可能實現。
要知道一個顯而易見的事實:真正的麻煩製造者一直都是中國,因為這個嘴巴上自稱「和平崛起」的野蠻國家,基於爭奪霸權與牽制美日的考量,絲毫不考慮平白丟掉這個可以和其他國家討價還價的籌碼。
以新加坡為首,東邪....東協那票滿腦子想要依附在中國羽翼之下,擺脫美國勢力,維繫其「亞洲價值」專制獨裁體制與黨國經濟型態的三流國家,一個成為中國的「大香港」兼阻擋西毒....「抵抗西方價值入侵」的前線碉堡、民主政權崩潰、回歸威權統治的台灣,對他們再好也不過了。
此外,槍桿子出政權的中國,也不會停止其武力恫嚇人民的統治手段。既然連自己的人民都可以屠殺了,每天按三餐喊「一旦台灣獨立,馬上武力犯台」,對中國又沒有什麼損失。我從小到大聽所謂「反台獨急先鋒」理歪氣壯到精盡人亡時,只有一種結局:「你不反台獨,人家中共就會打過來,難道你想死嗎?」。
看來中國的確毫無放棄「武力犯台」這發極大閃熱咒文的理由,畢竟立場一鬆動,恐怕反台獨的「同胞」就會少掉一大半。
再來最重要的,就是中國眼中的「台獨」。當年李登輝訪美期間,Time的一篇文章,一針見血的一語道破中國的立場:
「只要反對一國兩制,就是台獨。」中國壓根兒就不承認:中華民國的存在、台灣是一個主權獨立的國家、台灣人民有自己決定生活方式的權力。能否滿足北京的「不搞台獨」,真正的關鍵在於台灣人民願不願意接受中國的一國兩制,而不是國號和憲法要不要改,那根本就是微枝末節。
這也就是我極度痛恨為數不少的腦殘份子(還往往以「像我們這種又高尚又有知識水準,才是優等的國民與時代的表率」自居),喜歡大玩「中華民國」與「中華人民共和國」國名相似的狗屁文字遊戲,再拿一本過期憲法當擋箭牌,胡扯「主權」不同於「治權」的咬文嚼字。
一國兩制可確保既有的生活方式?那幹嘛要一國兩制?有什麼好處嗎?我明明住著透天獨棟別墅,日子過的好好的,為何還要莫名其妙的蓋上「一中屋頂」?偏偏就有笨蛋相信這一套,看到北京有人鼻子嗆得很,就天真的幻想低聲下氣人家就會善待你,甚至以為把台灣賣給中國,自己就可以過著貴族般的生活。
今天的現實是,中國民國是一個立足於台澎金馬,與中華人民共和國互不隸屬的主權獨立國家,擁有自己的國土、國民、政府、財政、軍事與外交體系。對中華民國,中華人民共和國是一個軍事關係緊張、經貿來往緊密,卻隨時準備發動武力侵略的敵對政權。
「特殊的國與國關係」,莫過於此。這還真的不是普通的特殊,歷史上很難找到類似的例子,或著說,史無前例。
以這個角度來看,也不難理解台灣缺乏兩岸外交整合唯一的國家政策。假如台澎金馬的2300萬全體國民均服膺一中憲法,以追求國家統一當終極目標,那就該學南韓一樣成立「統一部」,進行統一的架構研擬與政治談判。啊,隔天篤定一票「反統一」的村姑衝去丟雞蛋「拒絕中國併吞」。反之,兩岸事務就應由外交當局來全權負責,例如將陸委會整合至外交部之下。嗯,我想這樣子又會有一堆手持「反台獨」標語的鄉民要跑去示威抗議高喊「捍衛中華民國」了。
中國也有一樣的狀況,礙於「台灣只是一個地方政府」的面子問題,不肯實際設置專職負責且擁有足夠實權的機構,全權處理台灣關係,只有一個鳥鳥的國台辦。也許對中國而言,即使台灣只是整個「大國外交」和「二十一世紀是中國人的世紀」的一小部份,但沒搞好,卻很可能會危及政權的存續與統治的基礎。
套句本痴漢的說法,這就是「為了追求精神上的勝利,去幹損人不利己的事情」。不過中國似乎幹上癮的樣子?怎麼看都不像真心真意的「寄望於台灣人民」。
本痴漢的政治觀....算了,不方便講,怕洩底了我就失去愛好和平崇尚自由的完美形象了。
最後,回頭看看中華民國在台灣這個「偏安不進取」的政府與其「居安不思危」的國民,還真是精神分裂到令人難以置信的程度。對台灣人民,「台獨」與否,完全都不值得浪費腦力和口水,該思考的是,如何重建內部對國家未來發展的集體共識與殘破不堪的國家認同,建立一套「真正的國家大戰略」,姑且不論結局是獨立、統一、或著什麼都不是。
看著台灣整天都在打著「同中求異」的嘴砲,想想還真的蠻悲哀的。
還是一句話:無論支持台獨還是反台獨,請先想清楚自己要的是什麼。你就會發現,到頭來,大家都坐在同一條船上,想的都是同一件事情。
說真的,我的很多想法,還真是想寫都寫不出來啊....
也許先摸過言葉後,就真的覺得世界很平吧?(誤)New instructions include:
Download the full document to learn about new three-operand instructions, a new 128-bit media instruction format, and more.
這下真的是沒完沒了....
而且....
@中華大學 說 (下午 09:34):
"AMD 的手冊一直都他媽的寫的語焉不詳, 真的很想炸死他全家"@中華大學 說 (下午 09:35):
從他媽的有 3Dnow 開始就是那副鳥樣子, 也不用寫 example, APL 的手冊也是, 還要人家去猜裡面在寫什麼
王八蛋@中華大學 說 (下午 09:36):
這樣搞就算訂到 SSE100 都沒人要去用
@中華大學 說 (下午 09:54):
不過這次最好的是, AMD 一次把使用說明這些全放出來...@中華大學 說 (下午 09:55):
市場戰略上就已經宣示說 "SSE5 我們已經 ready 了"
雖然是一堆炒冷飯的指令......................
水球@Gigabyte 說 (下午 09:58):
這是一場豪洨戰@中華大學 說 (下午 09:58):
ㄟ 幹 你不要手動把 "冷" 那個字給我去掉再貼...
水球@Gigabyte:啟動高空長距離超音速巡航匿蹤伏擊模式 說:而且....
看來日本人越來越懶了
[SHM]Everything has its price.... 說:
請說科技進步.
不過這樣..
少了一個無線遙控器啊!!!!!
此外....Project boyo 說 (下午 12:39):
你知道這東西誰發明的嗎?
水球@Gigabyte:啟動高空長距離超音速巡航匿蹤伏擊模式 說 (下午 12:40):
?Project boyo 說 (下午 12:40):
這種東西是臺灣某個歐八桑無意間想到的東西
還有申請專利
Godfather @Mobile01(Bioshock快出了,快出了!!!IGN分數破錶9.7分) 說 (下午 12:41):
這廣告跟A片一樣
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說:
正在看 Intel 82575 的資料
這玩意蠻有趣的
support I/OAT 2 和 VMDq
兩個 8kB buffer 算多還是算少?Project boyo 說:
GbE controller?
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說:
Intel 新的 GbEProject boyo 說:
主要差在 suooport I/OAT?
support
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說:
主要是 I/OAT 2 的 Direct Cache Access
喔Project boyo 說:
....buffer 有縮水
之前是 64K per port..
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說:
802.1g for TCP/IP traffic sorting
之前有作這麼大?Project boyo 說:
是的
而且現在是每一家都做 64K...
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說:
那....Project boyo 說:
所以變的差距不大這是一個因素....
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說:
大概不搭配 I/OAT 就不行了Project boyo 說:
之前沒 I/OAT 時, 有時 Marvell 的東西表現還比較好就是這樣
x4 lanes..... 這個搭個 4+4 to 4 的 pci-e switch 的話應該就可以做成 4port 了Project boyo 說 (上午 11:56):
第二個, 16K jumbo frame 終於被拿掉了....
waterball@Gigabyte:分機1744(真「吉利」的數字啊 XD) 說 (上午 11:56):
變回 9.5KProject boyo 說 (上午 11:56):
不過這顆對 tcp offload 的能力非常的值得期待
對喔.. 這顆也沒做 3DES engine 了Project boyo 說 (上午 11:57):
看樣子 3DES encrypt 不太被市場接受..
The lightweight profiling (LWP) proposal extends the AMD64 architecture (in both legacy and long mode) to allow user mode (CPL=3) processes to gather performance data about themselves with very low overhead. The goal is to enable modules such as dynamic optimizers and managed runtime environments to monitor the currently running program with high accuracy and resolution, thereby allowing them to report on performance problems and opportunities and fix them immediately.
The proposed extensions allow a program to gather performance data and examine it either by polling or by taking an occasional interrupt. It introduces minimal additional state to the CPU and the process. It differs from the existing performance counters and IBS in that large quantities of data are collected with no interrupts, considerably reducing the overhead of using performance feedback. In fact, LWP can be used with a polling scheme that requires no data collection interrupts at all. LWP also allows a user mode program to control its data collection without calling a driver. Finally, LWP runs within the context of a thread, so it can be used by multiple processes within a system at the same time.